Khi chip 3 nanomet chính thức gia nhập thị trường tiêu dùng vào tháng 9 năm nay, cuộc chiến toàn cầu về quy trình sản xuất chip 2 nanomet đang dần đến gần. Vào ngày 19 tháng 10, Chủ tịch TSMC Wei Zhejia tuyên bố TSMC dự kiến sẽ sản xuất hàng loạt chip 2 nanomet vào năm 2025.
Điều đáng chú ý là đây không phải là lần đầu tiên TSMC công bố kế hoạch tiến độ cho quy trình 2nm. Vào tháng 6 năm 2022, TSMC tiết lộ rằng quy trình 3 nanomet mà thế giới bên ngoài quan tâm sẽ được đưa vào sản xuất thử nghiệm vào nửa cuối năm đó, đồng thời sẽ chi 1 nghìn tỷ Đài tệ (tương đương khoảng 229 tỷ USD) để mở rộng bố trí công suất sản xuất 2 nanomet và sản xuất thử nghiệm vào năm 2024. Việc sản xuất sẽ bắt đầu vào năm 2025.
TSMC tuyên bố rằng chip 2nm sẽ sử dụng công nghệ nanosheet mới, giúp quá trình này trở thành công nghệ xử lý tiên tiến với mật độ bóng bán dẫn nhỏ nhất và hiệu suất tốt nhất. Được biết, quy trình mới này đề cập đến việc sử dụng cấu trúc bóng bán dẫn nanosheet mới (Gate-All-Around FET, sau đây gọi là "GAA") để thay thế cấu trúc bóng bán dẫn hiệu ứng trường vây chính hiện tại (sau đây gọi là "FinFET" ) kết cấu. So với cấu trúc sau, cấu trúc GAA có thể giảm tổn thất rò rỉ và giảm mức tiêu thụ điện năng một cách chính xác hơn.
Đồng thời, với tư cách là đối thủ cũ của TSMC, Samsung Electronics cũng đã công bố lộ trình mới nhất cho quy trình 2 nanomet tại Diễn đàn Samsung Foundry 2023 tổ chức vào tháng 6. Choi Shi-young, chủ tịch Samsung Electronics và người đứng đầu bộ phận kinh doanh đúc, tiết lộ tại cuộc họp rằng Samsung sẽ lần đầu tiên sản xuất hàng loạt chip xử lý 2 nanomet cho thiết bị đầu cuối di động bắt đầu từ năm 2025 và sau đó sử dụng chúng cho điện toán hiệu năng cao (HPC) sản phẩm vào năm 2026. Mở rộng sang chip ô tô vào năm 2027.
Để bắt kịp TSMC, Samsung đã đi đầu trong việc áp dụng quy trình 3 nanomet. Quy trình GAA mới được giới thiệu và 2nm là lần đầu tiên cuộc cạnh tranh giữa hai bên trong lĩnh vực quy trình GAA được phát động.
Chuẩn bị tốt
Mặc dù Samsung đã sản xuất hàng loạt chip 3 nanomet dựa trên quy trình GAA ngay từ tháng 6 năm 2022, nhưng vấn đề năng suất thấp sau đó cũng trở thành cái giá phải trả cho việc mạo hiểm bắt kịp TSMC. Thông tin công khai cho thấy trong giai đoạn đầu sản xuất hàng loạt, tỷ lệ sản xuất 3nm của Samsung chỉ đạt 20%. Ngay cả với những cải tiến liên tục sau đó, tỷ lệ hiệu suất quy trình 3 nanomet mới nhất của Samsung chỉ dao động quanh mức 60%.
Ngược lại, TSMC, vốn thận trọng hơn với các quy trình mới, đã chuẩn bị đầy đủ cho việc nghiên cứu và phát triển 2nm. Được biết, để hợp tác với cấu trúc GAA, TSMC đã giới thiệu một số công nghệ mới bao gồm bóng bán dẫn GAA, bộ nguồn mặt sau và tụ điện hiệu suất cực cao trên quy trình 2 nanomet. việc sử dụng các công cụ EDA, mô phỏng và xác minh mới. Hiện tại, các công cụ EDA do Cadence, Synopsys, Ansys, Siemens EDA, v.v. phát triển đã được TSMC chứng nhận và các nhà thiết kế có thể sử dụng.
Dữ liệu do TSMC cung cấp cho thấy so với công nghệ 3 nanomet, công nghệ 2 nanomet có những cải tiến đáng kể về hiệu suất và hiệu suất sử dụng điện năng. Ở cùng mức tiêu thụ điện năng, tốc độ sẽ tăng 10% ~ 15% hoặc ở cùng tốc độ, mức tiêu thụ điện năng sẽ giảm 25% ~ 30%.
"GAA đã giải quyết vấn đề rò rỉ tồn tại trong quá trình trước đây", Luo Guozhao, giám đốc Phòng thí nghiệm Trung Quốc của Trung tâm Kiểm tra Toàn cầu CHIP, nói với các phóng viên rằng sau khi nhập 5 nanomet, hiệu ứng rò rỉ của quy trình FinFET bắt đầu trở thành vấn đề rất khó khăn Trước đây, nó có thể được kiểm soát bởi Khoảng cách giữa các bóng bán dẫn làm giảm hiệu ứng này, nhưng khi quá trình sản xuất ngày càng thấp hơn, rò rỉ không thể được giải quyết.
Ji Wei cho biết mặc dù TSMC đã trì hoãn nỗ lực sử dụng quy trình GAA trên tiến trình 2nm nhưng hiệu suất sản xuất hàng loạt chip 3nm của họ hiện tại cũng không lý tưởng. Yếu tố này cũng sẽ làm tăng mức độ đầu tư và bố trí của TSMC trong lĩnh vực 2 nanomet.
Phóng viên nhận thấy rằng tại Diễn đàn Công nghệ Bắc Mỹ được tổ chức vào tháng 6 năm nay, TSMC đã xác nhận rằng công nghệ 2 nanomet sẽ cung cấp các cải tiến toàn nút để hỗ trợ đổi mới sản phẩm thế hệ tiếp theo của khách hàng TSMC. Ngoài phiên bản cơ bản của điện toán di động, nền tảng công nghệ 2nm còn bao gồm một biến thể hiệu suất cao cũng như giải pháp tích hợp chiplet toàn diện.
Ji Wei cho biết TSMC hiện đã lên kế hoạch cho ba cơ sở sản xuất 2nm trước khi chính thức sản xuất hàng loạt vào năm 2025, TSMC vẫn nên ở quy trình 2nm. . Nhiều hành động mới sẽ được công bố ở bố cục giai đoạn đầu.
Sự cạnh tranh giữa các đại gia công nghệ
Mặc dù Samsung vẫn kém TSMC một vị trí do sự sụt giảm về sản lượng 3nm nhưng điều này không làm suy yếu tham vọng bắt kịp TSMC. Vào tháng 5 năm nay, Lee Jae-yong, chủ tịch Samsung Electronics đã đưa ra tuyên bố táo bạo rằng ông sẽ vượt qua TSMC trong vòng 5 năm. Ông cho biết, mặc dù Samsung hiện đang tụt hậu so với TSMC về công nghệ xử lý chip nhưng hãng này được kỳ vọng sẽ dẫn đầu về nút xử lý 2nm.
Trong lộ trình chi tiết của Samsung, ngoài việc sản xuất hàng loạt 2 nanomet vào năm 2025, Lee Jae-yong cho biết Samsung có kế hoạch mở rộng ứng dụng chip sản xuất theo quy trình GAA sang đóng gói 3D vào năm 2025. Ông cho biết Samsung đã thành lập nhóm kinh doanh bao bì tiên tiến (AVP) trong đơn vị kinh doanh chất bán dẫn để đẩy nhanh quá trình nghiên cứu và phát triển công nghệ xử lý hậu bán dẫn thế hệ tiếp theo. Đồng thời, đến năm 2027, Samsung có kế hoạch sản xuất hàng loạt tiến trình 1,4nm theo đúng kế hoạch.
Ngoài ra, giống như TSMC, Samsung cũng đã công bố kế hoạch tăng cường hợp tác với các nhà máy sản xuất trong nước và quốc tế để nuôi dưỡng chuỗi sinh thái ngành bán dẫn trong nước bao gồm cả chất bán dẫn AI. Lee Jae-yong cho biết để phát triển hoạt động kinh doanh sản xuất chip của mình, Samsung cần một hệ sinh thái bán dẫn mạnh mẽ tập trung vào các công ty không có nhà sản xuất.
Việc TSMC tiếp tục theo đuổi cũng đã gây ra một số áp lực. Báo cáo kết quả kinh doanh quý 3 mới nhất cho thấy mặc dù thị phần của TSMC vẫn ổn định nhưng cả lợi nhuận ròng và tỷ suất lợi nhuận gộp đều giảm ở một mức độ nhất định. Dữ liệu báo cáo nghiên cứu đối lập cũng chỉ ra rằng trong quý 2 năm nay, thị phần của TSMC trên thị trường đúc wafer toàn cầu là khoảng 57%, tăng 1 điểm phần trăm so với cùng kỳ năm ngoái, nhưng giảm so với tháng trước. 2 điểm phần trăm. Trong số đó, thị trường đang suy giảm được chiếm giữ bởi Samsung Electronics, MediaTek và SMIC chia sẻ thực phẩm.
Điều đáng chú ý là khi hai gã khổng lồ cạnh tranh, gã khổng lồ cũ Intel cũng tuyên bố tham gia vào cuộc chiến quy trình tiên tiến này. Theo chiến lược IDM 2.0 “năm nút quy trình trong bốn năm”, Intel sẽ sản xuất hàng loạt quy trình 20A và 18A (tương đương 2 nanomet và 1,8 nanomet) từ năm 2024 đến năm 2025. Intel cho biết họ hiện đang nỗ lực hết sức để thúc đẩy thử nghiệm nội bộ và bên ngoài quy trình 1.8nm và dự kiến sẽ hoàn thành trong năm nay.
"Về quy trình 2nm, mô hình cạnh tranh giữa hai siêu cường và một kẻ mạnh về cơ bản đã được xác định", Ji Wei chỉ ra rằng nếu 1.8nm được ra mắt theo đúng kế hoạch, những gã khổng lồ thiết kế chip bao gồm MediaTek, Qualcomm và Nvidia rất có thể sẽ trở thành khách hàng tương lai của Intel. Hiện tại, Ericsson đã công bố hợp tác với Intel để sử dụng công nghệ xử lý 1,8nm của mình để tùy chỉnh chip 5G.
Tương lai không rõ ràng
Trong nhiều năm, TSMC và Samsung đã cạnh tranh trong những lĩnh vực sản xuất tiên tiến nhất. Từ góc độ của ngành, cuộc cạnh tranh 2 nanomet này cũng sẽ tiếp tục xu hướng chung này, tuy nhiên, khi nhu cầu thị trường bán dẫn toàn cầu thay đổi, triển vọng của thị trường quy trình tiên tiến cũng sẽ có một số biến số.
Thách thức lớn nhất vẫn là sự yếu kém của thị trường tiêu dùng. Bắt đầu từ nửa cuối năm 2022, do ảnh hưởng từ tình trạng thiếu hụt năng lực sản xuất chất bán dẫn trở nên dư thừa, thị trường bán dẫn toàn cầu lần đầu tiên chứng kiến sự sụt giảm doanh thu trong quý 2 năm đó sau 8 quý tăng trưởng liên tiếp, sự suy giảm tiếp tục, với mức giảm 7%. Gartner dự đoán sự suy thoái của thị trường bán dẫn toàn cầu sẽ tiếp tục cho đến năm 2023.
Trước đó, các nhà phân tích thị trường đã chỉ ra rằng với sự bùng nổ của các mẫu mã lớn, nhu cầu về chip AI đã tăng trưởng mạnh mẽ, nhưng điều này có thể vẫn chưa thể bù đắp hoàn toàn tác động do nhu cầu suy yếu trên thị trường điện tử tiêu dùng. Tính đến chu kỳ phục hồi của ngành, ngành cũng nên hạ thấp kỳ vọng một cách thích hợp đối với hiệu suất của chip 2 nanomet.
Đồng thời, mặc dù Định luật Moore vẫn đang có hiệu lực nhưng khi quy trình sản xuất chip bước vào 3 nanomet, hiệu suất do việc lặp lại quy trình mang lại không cao như thị trường mong đợi. Đặc biệt sau khi Apple ra mắt iPhone 15, hiệu năng của chip 3 nanomet được gọi là "vắt hết kem đánh răng", điều này cũng khiến thế giới bên ngoài nhận thức rõ hơn về những hạn chế của quy trình sản xuất tiên tiến.
Ngoài ra, năng suất hiện đang là thách thức lớn nhất mà các đại gia cần giải quyết để thu hồi chi phí trên quy trình 2nm. Theo báo cáo trước đây của truyền thông Hàn Quốc, tỷ lệ hiệu suất quy trình 3 nanomet của Samsung và TSMC hiện chỉ đạt khoảng 50%, khiến các công ty phải trả chi phí rất lớn, đặc biệt là TSMC. Chi phí cao sẽ làm giảm đáng kể hiệu quả tài chính, từ đó ảnh hưởng đến việc đầu tư vào các quy trình sản xuất mới nhất.
Cuộc đua chip 2 nanomet chắc chắn sẽ là một cuộc cạnh tranh gay cấn. Các nhà sản xuất chip cần giải quyết các thách thức về năng suất và nhu cầu thị trường để thành công.
Điều đáng chú ý là đây không phải là lần đầu tiên TSMC công bố kế hoạch tiến độ cho quy trình 2nm. Vào tháng 6 năm 2022, TSMC tiết lộ rằng quy trình 3 nanomet mà thế giới bên ngoài quan tâm sẽ được đưa vào sản xuất thử nghiệm vào nửa cuối năm đó, đồng thời sẽ chi 1 nghìn tỷ Đài tệ (tương đương khoảng 229 tỷ USD) để mở rộng bố trí công suất sản xuất 2 nanomet và sản xuất thử nghiệm vào năm 2024. Việc sản xuất sẽ bắt đầu vào năm 2025.
TSMC tuyên bố rằng chip 2nm sẽ sử dụng công nghệ nanosheet mới, giúp quá trình này trở thành công nghệ xử lý tiên tiến với mật độ bóng bán dẫn nhỏ nhất và hiệu suất tốt nhất. Được biết, quy trình mới này đề cập đến việc sử dụng cấu trúc bóng bán dẫn nanosheet mới (Gate-All-Around FET, sau đây gọi là "GAA") để thay thế cấu trúc bóng bán dẫn hiệu ứng trường vây chính hiện tại (sau đây gọi là "FinFET" ) kết cấu. So với cấu trúc sau, cấu trúc GAA có thể giảm tổn thất rò rỉ và giảm mức tiêu thụ điện năng một cách chính xác hơn.
Đồng thời, với tư cách là đối thủ cũ của TSMC, Samsung Electronics cũng đã công bố lộ trình mới nhất cho quy trình 2 nanomet tại Diễn đàn Samsung Foundry 2023 tổ chức vào tháng 6. Choi Shi-young, chủ tịch Samsung Electronics và người đứng đầu bộ phận kinh doanh đúc, tiết lộ tại cuộc họp rằng Samsung sẽ lần đầu tiên sản xuất hàng loạt chip xử lý 2 nanomet cho thiết bị đầu cuối di động bắt đầu từ năm 2025 và sau đó sử dụng chúng cho điện toán hiệu năng cao (HPC) sản phẩm vào năm 2026. Mở rộng sang chip ô tô vào năm 2027.
Để bắt kịp TSMC, Samsung đã đi đầu trong việc áp dụng quy trình 3 nanomet. Quy trình GAA mới được giới thiệu và 2nm là lần đầu tiên cuộc cạnh tranh giữa hai bên trong lĩnh vực quy trình GAA được phát động.
Chuẩn bị tốt
Mặc dù Samsung đã sản xuất hàng loạt chip 3 nanomet dựa trên quy trình GAA ngay từ tháng 6 năm 2022, nhưng vấn đề năng suất thấp sau đó cũng trở thành cái giá phải trả cho việc mạo hiểm bắt kịp TSMC. Thông tin công khai cho thấy trong giai đoạn đầu sản xuất hàng loạt, tỷ lệ sản xuất 3nm của Samsung chỉ đạt 20%. Ngay cả với những cải tiến liên tục sau đó, tỷ lệ hiệu suất quy trình 3 nanomet mới nhất của Samsung chỉ dao động quanh mức 60%.
Ngược lại, TSMC, vốn thận trọng hơn với các quy trình mới, đã chuẩn bị đầy đủ cho việc nghiên cứu và phát triển 2nm. Được biết, để hợp tác với cấu trúc GAA, TSMC đã giới thiệu một số công nghệ mới bao gồm bóng bán dẫn GAA, bộ nguồn mặt sau và tụ điện hiệu suất cực cao trên quy trình 2 nanomet. việc sử dụng các công cụ EDA, mô phỏng và xác minh mới. Hiện tại, các công cụ EDA do Cadence, Synopsys, Ansys, Siemens EDA, v.v. phát triển đã được TSMC chứng nhận và các nhà thiết kế có thể sử dụng.
Dữ liệu do TSMC cung cấp cho thấy so với công nghệ 3 nanomet, công nghệ 2 nanomet có những cải tiến đáng kể về hiệu suất và hiệu suất sử dụng điện năng. Ở cùng mức tiêu thụ điện năng, tốc độ sẽ tăng 10% ~ 15% hoặc ở cùng tốc độ, mức tiêu thụ điện năng sẽ giảm 25% ~ 30%.
"GAA đã giải quyết vấn đề rò rỉ tồn tại trong quá trình trước đây", Luo Guozhao, giám đốc Phòng thí nghiệm Trung Quốc của Trung tâm Kiểm tra Toàn cầu CHIP, nói với các phóng viên rằng sau khi nhập 5 nanomet, hiệu ứng rò rỉ của quy trình FinFET bắt đầu trở thành vấn đề rất khó khăn Trước đây, nó có thể được kiểm soát bởi Khoảng cách giữa các bóng bán dẫn làm giảm hiệu ứng này, nhưng khi quá trình sản xuất ngày càng thấp hơn, rò rỉ không thể được giải quyết.
Ji Wei cho biết mặc dù TSMC đã trì hoãn nỗ lực sử dụng quy trình GAA trên tiến trình 2nm nhưng hiệu suất sản xuất hàng loạt chip 3nm của họ hiện tại cũng không lý tưởng. Yếu tố này cũng sẽ làm tăng mức độ đầu tư và bố trí của TSMC trong lĩnh vực 2 nanomet.
Phóng viên nhận thấy rằng tại Diễn đàn Công nghệ Bắc Mỹ được tổ chức vào tháng 6 năm nay, TSMC đã xác nhận rằng công nghệ 2 nanomet sẽ cung cấp các cải tiến toàn nút để hỗ trợ đổi mới sản phẩm thế hệ tiếp theo của khách hàng TSMC. Ngoài phiên bản cơ bản của điện toán di động, nền tảng công nghệ 2nm còn bao gồm một biến thể hiệu suất cao cũng như giải pháp tích hợp chiplet toàn diện.
Ji Wei cho biết TSMC hiện đã lên kế hoạch cho ba cơ sở sản xuất 2nm trước khi chính thức sản xuất hàng loạt vào năm 2025, TSMC vẫn nên ở quy trình 2nm. . Nhiều hành động mới sẽ được công bố ở bố cục giai đoạn đầu.
Sự cạnh tranh giữa các đại gia công nghệ
Mặc dù Samsung vẫn kém TSMC một vị trí do sự sụt giảm về sản lượng 3nm nhưng điều này không làm suy yếu tham vọng bắt kịp TSMC. Vào tháng 5 năm nay, Lee Jae-yong, chủ tịch Samsung Electronics đã đưa ra tuyên bố táo bạo rằng ông sẽ vượt qua TSMC trong vòng 5 năm. Ông cho biết, mặc dù Samsung hiện đang tụt hậu so với TSMC về công nghệ xử lý chip nhưng hãng này được kỳ vọng sẽ dẫn đầu về nút xử lý 2nm.
Trong lộ trình chi tiết của Samsung, ngoài việc sản xuất hàng loạt 2 nanomet vào năm 2025, Lee Jae-yong cho biết Samsung có kế hoạch mở rộng ứng dụng chip sản xuất theo quy trình GAA sang đóng gói 3D vào năm 2025. Ông cho biết Samsung đã thành lập nhóm kinh doanh bao bì tiên tiến (AVP) trong đơn vị kinh doanh chất bán dẫn để đẩy nhanh quá trình nghiên cứu và phát triển công nghệ xử lý hậu bán dẫn thế hệ tiếp theo. Đồng thời, đến năm 2027, Samsung có kế hoạch sản xuất hàng loạt tiến trình 1,4nm theo đúng kế hoạch.
Ngoài ra, giống như TSMC, Samsung cũng đã công bố kế hoạch tăng cường hợp tác với các nhà máy sản xuất trong nước và quốc tế để nuôi dưỡng chuỗi sinh thái ngành bán dẫn trong nước bao gồm cả chất bán dẫn AI. Lee Jae-yong cho biết để phát triển hoạt động kinh doanh sản xuất chip của mình, Samsung cần một hệ sinh thái bán dẫn mạnh mẽ tập trung vào các công ty không có nhà sản xuất.
Việc TSMC tiếp tục theo đuổi cũng đã gây ra một số áp lực. Báo cáo kết quả kinh doanh quý 3 mới nhất cho thấy mặc dù thị phần của TSMC vẫn ổn định nhưng cả lợi nhuận ròng và tỷ suất lợi nhuận gộp đều giảm ở một mức độ nhất định. Dữ liệu báo cáo nghiên cứu đối lập cũng chỉ ra rằng trong quý 2 năm nay, thị phần của TSMC trên thị trường đúc wafer toàn cầu là khoảng 57%, tăng 1 điểm phần trăm so với cùng kỳ năm ngoái, nhưng giảm so với tháng trước. 2 điểm phần trăm. Trong số đó, thị trường đang suy giảm được chiếm giữ bởi Samsung Electronics, MediaTek và SMIC chia sẻ thực phẩm.
Điều đáng chú ý là khi hai gã khổng lồ cạnh tranh, gã khổng lồ cũ Intel cũng tuyên bố tham gia vào cuộc chiến quy trình tiên tiến này. Theo chiến lược IDM 2.0 “năm nút quy trình trong bốn năm”, Intel sẽ sản xuất hàng loạt quy trình 20A và 18A (tương đương 2 nanomet và 1,8 nanomet) từ năm 2024 đến năm 2025. Intel cho biết họ hiện đang nỗ lực hết sức để thúc đẩy thử nghiệm nội bộ và bên ngoài quy trình 1.8nm và dự kiến sẽ hoàn thành trong năm nay.
"Về quy trình 2nm, mô hình cạnh tranh giữa hai siêu cường và một kẻ mạnh về cơ bản đã được xác định", Ji Wei chỉ ra rằng nếu 1.8nm được ra mắt theo đúng kế hoạch, những gã khổng lồ thiết kế chip bao gồm MediaTek, Qualcomm và Nvidia rất có thể sẽ trở thành khách hàng tương lai của Intel. Hiện tại, Ericsson đã công bố hợp tác với Intel để sử dụng công nghệ xử lý 1,8nm của mình để tùy chỉnh chip 5G.
Tương lai không rõ ràng
Trong nhiều năm, TSMC và Samsung đã cạnh tranh trong những lĩnh vực sản xuất tiên tiến nhất. Từ góc độ của ngành, cuộc cạnh tranh 2 nanomet này cũng sẽ tiếp tục xu hướng chung này, tuy nhiên, khi nhu cầu thị trường bán dẫn toàn cầu thay đổi, triển vọng của thị trường quy trình tiên tiến cũng sẽ có một số biến số.
Thách thức lớn nhất vẫn là sự yếu kém của thị trường tiêu dùng. Bắt đầu từ nửa cuối năm 2022, do ảnh hưởng từ tình trạng thiếu hụt năng lực sản xuất chất bán dẫn trở nên dư thừa, thị trường bán dẫn toàn cầu lần đầu tiên chứng kiến sự sụt giảm doanh thu trong quý 2 năm đó sau 8 quý tăng trưởng liên tiếp, sự suy giảm tiếp tục, với mức giảm 7%. Gartner dự đoán sự suy thoái của thị trường bán dẫn toàn cầu sẽ tiếp tục cho đến năm 2023.
Trước đó, các nhà phân tích thị trường đã chỉ ra rằng với sự bùng nổ của các mẫu mã lớn, nhu cầu về chip AI đã tăng trưởng mạnh mẽ, nhưng điều này có thể vẫn chưa thể bù đắp hoàn toàn tác động do nhu cầu suy yếu trên thị trường điện tử tiêu dùng. Tính đến chu kỳ phục hồi của ngành, ngành cũng nên hạ thấp kỳ vọng một cách thích hợp đối với hiệu suất của chip 2 nanomet.
Đồng thời, mặc dù Định luật Moore vẫn đang có hiệu lực nhưng khi quy trình sản xuất chip bước vào 3 nanomet, hiệu suất do việc lặp lại quy trình mang lại không cao như thị trường mong đợi. Đặc biệt sau khi Apple ra mắt iPhone 15, hiệu năng của chip 3 nanomet được gọi là "vắt hết kem đánh răng", điều này cũng khiến thế giới bên ngoài nhận thức rõ hơn về những hạn chế của quy trình sản xuất tiên tiến.
Ngoài ra, năng suất hiện đang là thách thức lớn nhất mà các đại gia cần giải quyết để thu hồi chi phí trên quy trình 2nm. Theo báo cáo trước đây của truyền thông Hàn Quốc, tỷ lệ hiệu suất quy trình 3 nanomet của Samsung và TSMC hiện chỉ đạt khoảng 50%, khiến các công ty phải trả chi phí rất lớn, đặc biệt là TSMC. Chi phí cao sẽ làm giảm đáng kể hiệu quả tài chính, từ đó ảnh hưởng đến việc đầu tư vào các quy trình sản xuất mới nhất.
Cuộc đua chip 2 nanomet chắc chắn sẽ là một cuộc cạnh tranh gay cấn. Các nhà sản xuất chip cần giải quyết các thách thức về năng suất và nhu cầu thị trường để thành công.
Theo VN review
