JEDEC, cơ quan kiểm soát của tiêu chuẩn RAM, đã công bố chi tiết về thông số DDR5 SDRAM nhằm giải quyết nhu cầu về RAM nhanh hơn bao giờ hết.
Theo AppleInsider, thông số DDR5 mới được thiết kế để cho phép tăng hiệu suất bộ nhớ mà không làm giảm hiệu suất kênh ở tốc độ cao hơn. Điều này đạt được nhờ tăng gấp đôi chuỗi burst-length lên BL16 và bank-count từ 16 lên 32. DDR5 SDRAM cũng có hai kênh phụ độc lập 40 bit giúp tăng hiệu quả và độ tin cậy.
Một tính năng mới gọi là Decision Feedback Equalization (DFE) cho phép mở rộng tốc độ I/O để cải thiện hiệu suất và băng thông cao hơn. DDR5 hỗ trợ gấp đôi băng thông so với tiền nhiệm, lên đến 4,8 Gbps. Nó cũng hỗ trợ các tính năng mở rộng ECC giúp sản xuất trên các nút quy trình nâng cao.
Yêu cầu về năng lượng của DDR5 SDRAM đã giảm còn 1,1V thay vì 1,2V trên DDR4. Một bộ điều chỉnh điện áp trên thiết kế DIMM làm giảm mức tiêu thụ điện năng và cung cấp dung sai điện áp tốt hơn cho năng suất DRAM tốt hơn. DDR5 sử dụng thông số kỹ thuật cơ bản MIPI Alliance I3C cho Bus quản lý hệ thống.
Các sản phẩm DDR5 dự kiến sẽ đến các trung tâm dữ liệu và các ứng dụng điện toán đám mây khác trước khi đến tay người tiêu dùng sau đó.
Theo AppleInsider, thông số DDR5 mới được thiết kế để cho phép tăng hiệu suất bộ nhớ mà không làm giảm hiệu suất kênh ở tốc độ cao hơn. Điều này đạt được nhờ tăng gấp đôi chuỗi burst-length lên BL16 và bank-count từ 16 lên 32. DDR5 SDRAM cũng có hai kênh phụ độc lập 40 bit giúp tăng hiệu quả và độ tin cậy.
Một tính năng mới gọi là Decision Feedback Equalization (DFE) cho phép mở rộng tốc độ I/O để cải thiện hiệu suất và băng thông cao hơn. DDR5 hỗ trợ gấp đôi băng thông so với tiền nhiệm, lên đến 4,8 Gbps. Nó cũng hỗ trợ các tính năng mở rộng ECC giúp sản xuất trên các nút quy trình nâng cao.
Yêu cầu về năng lượng của DDR5 SDRAM đã giảm còn 1,1V thay vì 1,2V trên DDR4. Một bộ điều chỉnh điện áp trên thiết kế DIMM làm giảm mức tiêu thụ điện năng và cung cấp dung sai điện áp tốt hơn cho năng suất DRAM tốt hơn. DDR5 sử dụng thông số kỹ thuật cơ bản MIPI Alliance I3C cho Bus quản lý hệ thống.
Các sản phẩm DDR5 dự kiến sẽ đến các trung tâm dữ liệu và các ứng dụng điện toán đám mây khác trước khi đến tay người tiêu dùng sau đó.
Theo Thanh Niên
